課程說明
本課程講授基于Synopsys EDA tools構(gòu)成的ASIC/SOC數(shù)字電路前端開發(fā)流程，授課內(nèi)容包括電路開發(fā)前期的系統(tǒng)定義、功能劃分、RTL代碼編寫技巧、驗證平臺TestBench編寫技巧、電路仿真技巧、ASIC綜合技術(shù)、ASIC靜態(tài)時序分析技術(shù)、DFT設計等。學員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設計，在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設計、一致性驗證等一系列數(shù)字電路前端流程中的設計技巧，終使學員達到能獨立完成中等規(guī)模電路模塊的前端設計水平。
?
一、部分預備知識回顧
重點回憶預備課程內(nèi)容，講解設計流程，Verilog基礎(chǔ)知識以及仿真基本知識，UNIX基礎(chǔ)知識，設計database的管理。
二、ASIC綜合技術(shù)
??? 重點講解數(shù)字電路設計的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗，使學員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括：?
綜合機理的分析；組合電路和時序電路實現(xiàn)規(guī)則和實例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；需深入研究的內(nèi)容；LPC 接口模塊綜合實驗
三、ASIC DFT技術(shù)
??? 介紹可測試設計技術(shù)，使學員掌握基于Synopsys DFT 的可測性電路設計方法
內(nèi)容包括：
背景分析；組合電路和時序電路的測試；可測試設計；需深入研究的內(nèi)容；DFT compile 使用(基于TCL的可測試性設計流程)；LPC接口模塊DFT實驗
四、ASIC 靜態(tài)時序分析技術(shù)
??? 介紹靜態(tài)時序分析技術(shù)；使學員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術(shù)。
內(nèi)容包括：
背景分析；電路時序分析的基礎(chǔ)內(nèi)容；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內(nèi)容；LPC接口模塊實驗
五、一致性驗證（Formal）技術(shù)介紹（2學時）
??? 介紹一致性驗證技術(shù)，使學員了解基于Synopsys Formality 的一致性驗證方法
內(nèi)容包括：
背景分析；工具的使用介紹
六、設計項目
?
使用的EDA工具
Unix操作系統(tǒng)；vi/vim:verilog輸入；SCCS/CVS 版本管理工具
Cadence ncverilog:仿真工具；Simvision/nWave/signalscan 波形工具
synopsys dc:綜合工具；synopsys dft:可測試性設計工具
synopsys pt:靜態(tài)時序分析工具；synopsys formality一致性校驗工具
?
項目實踐：
本課程專題實驗是構(gòu)造一個8位CPU（8051）的外部Cache控制器，用于實現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手，進行項目的Architecture設計，完成模塊劃分，設計spec和RTL代碼，建立仿真計劃和仿真環(huán)境，完成整個項目的功能仿真到綜合、STA，以及一致性驗證,實現(xiàn)一個較完整的SOC設計流程。設計規(guī)模在萬門級。在0.25um工藝庫下，頻率不小于100MHz。
?
?
培訓目標
幫助學員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設計技巧，以及相關(guān)設計軟件的使用，課程結(jié)束后學員可積累相當于1年左右的實際工作經(jīng)驗，能夠獨立完成ASIC/SOC中等模塊的前端設計。
?
報名要求：有數(shù)字電路設計和硬件描述語言的基礎(chǔ)或自學過相關(guān)課程。
shuhaipeixun
1299983702
總部李老師